篷布厂家
免费服务热线

Free service

hotline

010-00000000
篷布厂家
热门搜索:
技术资讯
当前位置:首页 > 技术资讯

LVDS的接口电路设计

发布时间:2020-07-21 17:19:36 阅读: 来源:篷布厂家

1 引 言

对于高速电路,尤其是高速数据总线,常用的器件一般有ECL、BTL和GTL等。这些器件的工艺成熟,应用也较为广泛,但都存在一个共同的弱点,即功耗大。此外, 采用单端信号的BTL 和GTL器件,电磁辐射也较强。目前, NS公司率先推出的CMOS工艺的低电压差分信号器件, 即LVDS给了人们另一种选择。

2 LVDS技术简介

LVDS(Low Voltage Differential Signaling)是一种小振幅差分信号技术,使用非常低的幅度信号(约350 mV)通过一对差分PCB走线或平衡电缆传输数据。它允许单个信道传输速率达到每秒数百兆比特,其特有的低振幅及恒流源模式驱动只产生极低的噪声,消耗非常小的功率。

LVDS定义在2个国际标准中: IEEE P1596.3 (1996 年3 月通过) , 主要面向SC I ( ScalableCoherent Interface) ,定义了LVDS的电特性,还定义了SC I协议中包交换时的编码; ANSI /EIA -644 (1995年11月通过) ,主要定义了LVDS的电特性,并建议了655 Mb / s的最大速率和1. 823Gb / s的无失真媒质上的理论极限速率。在2个标准中都指定了与物理媒质无关的特性,这保证了LVDS能成为多用途的接口标准。

3 LVDS器件的工作原理

LVDS器件的工作原理如图1所示。

图1 LVDS的工作原理图

LVDS驱动器由一个驱动差分线对的电流源组成,通常为3. 5 DS接收器具有很高的输入阻抗,因此驱动器输出的电流大部分都流过100Ω的匹配电阻,并在接收器的输入端产生大约350 mV的电压。当驱动器翻转时,它改变流经电阻的电流方向,产生有效的逻辑"1"和逻辑"0"状态。

驱动器只有一个恒流源,这个差分驱动器采用奇模(Odd - mode)的传输方式,即等量的方向相反的电流分别在传输线路上传送。电流会重新回流到双绞线内,加上电流环路面积较小,因此产生最少电磁干扰。电源将供电加以限制,以免转变时产生突变电流。由于并无突变电流出现,因此数据传输速度高达1. 5 Gb / s,但又不会大幅增加功耗。此外,恒流驱动器的输出可以容许传输线路出现短路情况或接地,而且即使这样也不会产生散热上的问题。

差分接收器是一款高阻抗芯片,可以检测小至20 mV的差分信号,然后将这些信号放大,以至达到标准逻辑电位。由于差分信号具有1. 2 V的典型驱动器补偿电压,而接收器可以接受由接地至2. 4 V的输入电压,因此可以抑制高达±1 V来自传输线路的共模噪声。

由于逻辑状态之间只有300 mV 的电压差别,因此电压变化极快, 但转换速率不会加快。

又由于转变速度减慢,使得辐射场的强度也大幅减弱。同样,传输路线阻抗不连续性的反射也不会成为大问题,有助减低电波辐射量及信号的串扰。

4 LVDS与其他几种逻辑电路的接口设计

由于LVDS是一种新技术, 因而在使用时LVDS和其他逻辑电路的接口设计就很重要,设计时,应注意以下几个问题:

(1)根据系统的工作电源配置情况和需要传输的数据电平,合理选用驱动器和接收器芯片,或者根据接口芯片的情况,对被传输的数据首先进行电平转换。

(2) 注意阻抗匹配。根据接收器输入端的情况确定是否需要外接100 Ω 电阻,同时要根据PCB的板材和参数合理设计驱动器的线输出阻抗,使其在90~107Ω 范围内。PCB传输线要尽可能地短,因为过长的线路,不但传输衰耗加大,降低了传输速率,而且阻抗也容易失配,并可能影响到信号的完整性。

(3) 根据数据传输速率和传输电缆长度的关系,确定合适的电缆长度以满足系统的要求。一般地采用LVDS方式传输数据,假定负载电阻为100Ω,当双绞线长度为10 m时,传输速率可达400Mb / s;当电缆长度增加为20 m时,速率降为100Mb / s;而当电缆长度为100 m时,速率只能达到10Mb / s左右。

(4)多数LVDS接口芯片的使能端在片内没有接上拉或下拉电阻。如果没有驱动信号输入,它们会不确定地被直接与地或VCC相连,有可能造成逻辑错误,所以除非有特别说明,接口芯片的使能输入端不要悬空。

4. 1 LVDS之间的连接

由于LVDS的芯片内输入端一般含有匹配阻抗,因此LVDS驱动器和LVDS接收器可以用一段连接线直接相连。

郑州隆胸价格

沈阳面部填充价格

石家庄牙齿矫正价格